但由于电子在跨越能垒时的运动方式，玻尔兹曼压制要求晶体管在室温下需要一个最低电压才能完成切换。

为了突破硅材料的物理极限，MIT 的研究人员采用了不同的半导体材料组合——锑化镓和砷化铟，并利用量子力学中的一种独特现象——量子隧穿，设计了新型器件。

量子隧穿指的是电子穿透障碍的能力。研究人员制作的隧穿晶体管利用这一特性，使电子不必跨越能垒，而是穿透能垒，从而完成切换。

“现在，开启和关闭设备变得非常容易，”Shao 说道。

不过，虽然隧穿晶体管可以实现较陡的开关斜率，但通常电流较低，限制了其在高性能应用中的表现。为了满足复杂应用需求，需要更高的电流来驱动强大的晶体管开关。

精细制造

利用 MIT.nano 纳米级研究设施中的工具，工程师们能够精确控制晶体管的三维结构，构建出直径仅为 6 纳米的垂直纳米线异质结构。目前，这被认为是全球已报道的最小 3D 晶体管。

如此精密的工程设计使他们能够在实现高电流的同时保持陡峭的开关斜率。这是通过一种称为量子限域的现象实现的。

量子限域发生在电子被限制在一个极小空间中无法自由运动的情况下。在这种条件下，电子的有效质量和材料特性发生变化，使电子更容易穿过能垒。

由于晶体管体积极小，研究人员可以在制造极薄能垒的同时，设计出非常强的量子限域效应。

“我们在设计这些材料异质结构方面有很大的灵活性，从而能够实现非常薄的隧穿能垒，这使我们能够获得非常高的电流，”Shao 说。

制造足够小的器件以实现这一目标是一个重大挑战。

“我们现在真的进入了单纳米级的尺寸领域。全球只有少数团队能在这一范围内制作出高质量的晶体管。Yanjie 在如此极小的尺寸下制造出性能良好的晶体管，能力非凡，”del Alamo 说。

测试表明，这些器件的开关斜率小于传统硅晶体管的物理极限，其性能也比同类隧穿晶体管高出约 20 倍。

“这是我们第一次在这种设计中实现如此陡峭的开关斜率，”Shao 补充道。

目前，研究人员正努力改进制造工艺，以使整个芯片上的晶体管更为一致。在如此微小的器件中，哪怕1纳米的差异都会影响电子行为并改变器件的运行表现。他们还在探索垂直鳍状结构，以进一步提高芯片上器件的一致性。

“这项工作朝着正确的方向前进，大幅提升了断带隧穿场效应晶体管（TFET）的性能，展示了极陡斜率与创纪录的驱动电流，凸显了小尺寸、强限域效应以及低缺陷材料和界面的重要性，这些特性是通过精湛的纳米尺寸控制工艺实现的，”纳米电子研究机构 imec 的高级技术员 Aryan Afzalian 评论道，他并未参与该项研究。

这项研究部分由英特尔公司资助。